TokyoBrainie|Optical Interconnect Lab 001
調査・執筆:November 2, 2026
<aside> 🔦
速さの数字を、測定条件へ戻す。
光接続の進歩を「送る・受ける・材料」の3方向から読む。新着の中心は10月26日公表の国内研究。残る2件は9月公表の比較資料であり、今週の新着3件という意味ではない。直近1週間の重要成果を3件そろえるだけの根拠は今回得られていない。
</aside>
僕が調べたいのは、光が何Gb/sで動いたかに加えて、その性能がどこまでの装置を含むか、製造条件を変えても再現できるかだ。変調器、受光器、材料の改善は接続全体に関わるが、単体の記録だけでは量産システムは完成しない。
| 今回の選定 | 公表時期 | 証拠の段階 |
|---|---|---|
| 国内チームのスローライトSi変調器 | 大学発表10月26日/論文掲載10月22日 | 査読論文に対応する大学一次発表で実測を確認 |
| imecのGe/Si APD | 9月21日/ECOC発表予定9月24日 | 研究機関が素子・リンク実証を報告 |
| 住友化学・九州大学のKNN変調器 | 大学発表9月28日 | ECOC Post Deadline Paperに対応する共同研究の一次発表 |
大学・研究機関の発表本文を確認した。Nature誌の論文本文は取得時の認証リダイレクトで確認できず、ECOCの原論文本文も未確認。以下を「3件とも論文全文を精読したレビュー」とは扱わない。
資料:東京科学大学・横浜国立大学・産総研の共同研究。 論文:Kawahara et al., “Reduced-DSP 200G/λ low-voltage slow-light silicon modulator enabled by built-in EO equalizer”, Nature Communications(2026年10月22日)。大学発表は10月26日。
① 新規性・② 従来との差【確認事実】 フォトニック結晶のスローライト導波路に遅延・交差構造を組み込み、波形補償の一部を素子に担わせた。従来の外部電子処理への依存を減らす設計。300 mm対応Siフォトニクス工程で作製した長さ320 µmの素子で、PAM4はDSP補償なし180 Gb/s、受信側11タップDSPあり・1.5 V駆動で200 Gb/s。26 fJ/bitは0.6 V・140 Gb/sのOOK条件であり、200 Gb/s条件の数字ではない。
出典:東京科学大学の一次発表/原論文 DOI。数値は大学発表の研究成果欄で照合。原論文本文は未取得。
③ 実装・量産の確認課題【本稿の研究提案】 微細構造の寸法ばらつき、温度・波長変化、光損失、ドライバーとの接続、製造歩留まりを確かめたい。26 fJ/bitをレーザー・受信回路・DSP・温度制御込みの電力として使わない。量産時に同じ条件を維持できるかは今回確定していない。
④ 日本の研究への接続 国内研究なので、まず同チームの工程条件、PDKでの設計再利用性、パッケージ後の性能を追う。日本ルメンタム等の支援は大学発表に明記されるが、支援を量産採用・供給契約と読み替えない。
資料:imec、2026年9月21日発表。 9月の比較対象として採用し、11月の新発表とは扱わない。
① 新規性・② 従来との差【機関報告】 Ge/Si APDで100 GHz帯域、5 V、受光感度1.8 A/Wを報告。増倍層を100 nm未満へ縮小し電荷層を除く構造で、増幅のために帯域や電圧を犠牲にしがちな課題に取り組む。従来型フォトダイオード比3 dBの受信感度改善と、APDを用いたnet 400 Gb/sリンク実証を報告している。
出典:imec一次発表。ECOC原論文のBER・FEC・距離・全消費電力の詳細は未確認。
③ 実装・量産上の課題 温度・入力光パワー範囲を広げた信頼性と、高速受信電子回路への統合はimec自身が今後の課題とする。300 mmプラットフォームでの作製は、量産歩留まりや製品寿命の証明ではない。
④ 日本の技術を調べる問い【本稿の提案】 受光素子・受信モジュールを比較する際は、感度の測定波長、増倍率、暗電流、温度、受信回路込みの電力をそろえる。3 dBの余裕を光源出力低減へ使うのか、接続損失の許容へ使うのかも区別する。個別の日本企業が本成果を採用したとは確認していない。